;	PC 8259A中断控制器
;	数据总线缓冲器
;	是一个三态8位数据缓冲器，8位数据线D0—D7与系统的数据总线相连，用来进行CPU与8259A之间的数据传输，
;	当CPU与8259A进行读操作时，数据总线缓冲器用来传输从8259A内部CPU的数据/状态信息和中断类型码，
;	写操作时由CPU向8259A内部定稿数据/控制字。
;	中断请求寄存器（Interrupt Request Register,IRR）
;	用来接收外部中断请求的8位寄存器。引脚IR0—IR7，当某一个IRi端接收中断请求信号呈高电平时，
;	则IRR的相应在位将被置“1”（即对该中断请求作了锁存）；多个进入时，则多位被置“1”。
;	但此请求能否进入IRR的下一级判优电路（即优先级判别器PR），还取决于IRR的中断屏蔽寄存器IMR中相应位是否清“0”（即不屏蔽该项位请求）。
;	中断屏蔽寄存器（Interrupt Mask Register,IMR)
;	是一个8位寄存器，可用来屏蔽已被锁存在IRR中的任何一个中断请求。对所有要中断请求组，
;	将相应的位置“1”即可。置“1”后不能进入系统的下一级即优先级判别器PR去判优。（IMR中各位的值可由编程设置，这点与IRR及ISR不同。）
;	优先级别判别器（Poiority Resolver,PR）:
	;用来判别已进入IRR中的各中断请求的优先级别。由多个中断请求高时产生并经IMR允许进入系统牾; 
;	先由PR判定当前哪一个中断请求具有最高优先级，然后由系统首先响应这一中断，并转去执行相应的中断服务程序。
;	出现多重中断时，则由PR判定是否允许替载电所出现的新的请求去打断当前正在处理的中断服务而被除数优先处理
;	这时PR将同时接受并比较来自ISR中正在处理的与IRR中新请求服务的两个中断请求优先级的高低，
;	以决定是否向CPU发出新的中断请求。若PR判定出新进入的中断请求比当前锁存在ISR中的中断请求优先级高时，
	;则通过相方尖碑 逻辑电路使8259A的输出端INT为“1”，从而向CPU发出一个新的中断请法语。
;	如果这时CPU的中断允许标志位IF为“1”，那么在CPU执行完当前指令后，就可以响应中断。这时，CPU（8086）将从INTA线上往8259A回送两个负脉冲，以便进行中断处理。
;	中断服务寄存器（Interrupt Service Register,ISR）
;	也是一个8位寄存器，用来存放或记录正在服务中的所有中断请求优先级（如在多重嵌套时）。
;	当某一级中断请求被响应，CPU正在执行它的中断服务程序时，则ISR中将被置“1”，
;	并将一直保持在该级中断处理过程结束为止。在多重中断时，ISR中可能有多位同时被置“1”。
;	至于ISR某位被置“1”的过程是这样：若有一个或多个中断源同时请求中断，
;	它们将先由优先级判别器先出当前在IRR 中置“1”的各种中断优先级别中最高者，
;	并用INTA负脉冲选通并送入ISR寄存器对应位。显然，当有多重中断处理服务过程中时，ISR中可同时记录多个中断请求。

;	Initialalization  Command  Word
;	初始过程
;	1.往端口20h（主片）或A0h(从片)写入ICW1
;	2.往端口21h(主片）或A1h(从片）写入ICW2
;	3.往端口21h(主片）或A1h(从片）写入ICW3
;	4.往端口21h(主片）或A1h(从片）写入ICW4
M_ICW1		equ	00010001b	;ICW1 
S_ICW1		equ	00010001b	;ICW1
M_ICW2		equ	32		;ICW2	设置中断号
S_ICW2		equ	40		;ICW2	
M_ICW3		equ	00000100b	;ICW3	级联那个从片(IR2级联从片)
S_ICW3		equ	00000010b	;ICW#	从片连的主片的IR号(IR号为2)
M_ICW4		equ	00000001b	;ICW4	
EOI		equ	00100000b	;EOI	清标志中断处理标志
